정의
CMOS(Complementary Metal-Oxide-Semiconductor)는 전자 회로에서 널리 사용되는 반도체 제조 기술 및 그에 기반한 집적 회로(IC) 구조를 의미한다. p형 MOSFET과 n형 MOSFET을 보완(complementary) 형태로 배치하여 전력 소모를 최소화하고 고속 동작을 가능하게 한다.
역사
- 1963년 Frank Wanlass가 복합 구조의 MOS 트랜지스터 개념을 제시하면서 초기 연구가 시작되었다.
- 1970년대 초반에 MOSFET의 대량 생산 기술이 확립되면서 CMOS 기술이 실용화되었다.
- 1980년대 이후 마이크로프로세서, 메모리, 이미지 센서 등 다양한 디지털 전자 제품에 적용되며 주류 반도체 기술로 자리 잡았다.
구조 및 동작 원리
- 보완형 트랜지스터: 회로의 논리 1을 구현할 때는 pMOS가, 논리 0을 구현할 때는 nMOS가 전류를 공급한다.
- 전력 소모: 정적(static) 상태에서는 거의 전류가 흐르지 않아 전력 소비가 낮다. 스위칭 시에만 전류가 흐르므로 배터리 구동 장치에 적합하다.
- 전압 레벨: 일반적으로 5 V, 3.3 V, 1.8 V 등 다양한 공급 전압에서 동작한다.
주요 응용 분야
- 디지털 로직: 마이크로프로세서, 마이크로컨트롤러, ASIC 등에 사용되는 기본 논리 게이트.
- 메모리: DRAM, SRAM, 플래시 메모리 등에서 핵심 셀 구조로 활용.
- 이미지 센서: CMOS 이미지 센서는 CCD에 비해 저전력, 고속 읽출이 가능하여 스마트폰, 디지털 카메라 등에 널리 적용.
- 아날로그·디지털 혼합 회로: 전압 조절기, 전류 거울, 오디오 증폭기 등에서도 CMOS 트랜지스터가 사용된다.
장점
- 낮은 정전류 소비량
- 고집적도 구현 가능
- 제조 공정이 비교적 단순하고 비용 효율적
- 온도 및 전압 변동에 대한 내성이 비교적 우수
단점
- 고주파에서의 잡음 및 누설 전류가 증가할 수 있음
- 소형화가 진행될수록 전자기 간섭(EMI) 문제가 심화될 가능성이 있다.
제조 공정
CMOS 공정은 일반적으로 웨이퍼에 산화막(SiO₂), 폴리실리콘 게이트, 금속 배선 등을 순차적으로 얇게 증착하고, 포토리소그래피와 에칭을 통해 패턴을 형성한다. 최신 공정에서는 7 nm 이하의 초미세 선폭을 달성하기 위해 EUV(극자외선) 리소그래피가 사용된다.
기술 발전 동향
- FinFET 및 게이트 올 어라운드(GAA): 전력 효율과 성능을 동시에 개선하기 위해 3D 구조의 트랜지스터가 CMOS와 결합되는 추세.
- 저전압 동작: 모바일 및 IoT 기기의 전력 제한에 대응하기 위해 0.5 V 이하 동작 전압을 목표로 하는 연구가 진행 중이다.
- 칩 패키징: TSV(Through‑Silicon Via) 및 2.5D/3D 패키징 기술과 결합해 기능 집적도를 높이는 방향으로 발전하고 있다.
표준 및 규격
CMOS 기술은 JEDEC, IEC, ISO 등 국제 표준 기구에서 전자 부품의 전기적 특성, 신뢰성, 시험 방법 등에 대한 규격을 정의하고 있다.
결론
CMOS는 낮은 전력 소비와 높은 집적도를 동시에 만족시킬 수 있는 반도체 기술로, 현재 대부분의 디지털 전자 제품의 핵심 구성 요소이다. 지속적인 공정 혁신과 3D 트랜지스터 구조 도입을 통해 앞으로도 전자 산업 전반에서 주요 역할을 유지할 것으로 평가된다.
