정의
90 nm 공정은 반도체 제조 기술 중 하나로, 트랜지스터의 게이트 길이가 약 90 나노미터(0.09 µm) 수준으로 구현된 공정 기술을 의미한다. 이 기술은 2000년대 후반에 대량 생산에 적용되어, 이전 세대인 130 nm 공정 대비 전력 효율과 집적도를 향상시켰다.
개요
90 nm 공정은 고체 전자공학 분야에서 반도체 소자의 미세화(Moore’s Law) 흐름의 일환으로 도입되었다. 주요 반도체 파운드리와 IDM(Integrated Device Manufacturer)에서 2007년부터 2009년 사이에 양산을 시작했으며, 인텔(Intel), 삼성전자, TSMC 등에서 다양한 마이크로프로세서, 메모리, 시스템‑온‑칩(SoC) 제품에 적용하였다. 이 공정은 기존 130 nm 공정 대비 약 30 % 정도의 선폭 감소를 이루어, 트랜지스터 당 전력 소모 감소와 동작 속도 향상을 가능하게 하였다.
어원/유래
‘90 nm’라는 명칭은 트랜지스터의 게이트 길이(또는 채널 길이)와 같은 핵심 구조물의 물리적 치수를 나노미터 단위로 표시한 것이다. 반도체 산업에서는 이러한 치수를 기준으로 각각의 제조 기술을 구분하며, ‘nm 공정’이라는 용어는 국제반도체공정표준(International Technology Roadmap for Semiconductors, ITRS)에서 채택된 표현이다.
특징
| 구분 | 내용 |
|---|---|
| 공정 단계 | 90 nm → 65 nm → 45 nm 등으로 진행되는 기술 로드맵의 한 단계 |
| 트랜지스터 구조 | 기존 평면(플래너) MOSFET에서 고‑k/금속 게이트, 다중 게이트(Multi‑gate) 구조로의 전환이 시작되는 시기 |
| 전력 효율 | 동일 전압 조건에서 130 nm 대비 약 30 %~40 % 전력 감소(공정에 따라 차이 존재) |
| 성능 | 클럭 주파수 향상 및 전송 지연 시간 감소, 고속 인터페이스 구현에 유리 |
| 제조 난이도 | 광리소그래피에서 193 nm ArF(Arsenic Fluoride) 레이저를 활용한 심층(Immersion) 리소그래피 기술 도입 필요 |
| 주요 적용 제품 | 인텔 ‘Core 2 Quad/Extreme’, AMD ‘Phenom II’, 삼성 ‘Exynos 4’, TSMC ‘CMOS 90 nm’ 표준 셀 라이브러리 등 |
관련 항목
- 반도체 공정 기술 로드맵
- 나노미터(Nanometer) 단위
- 고‑k/금속 게이트 (High‑k/Metal Gate)
- 다중 게이트 트랜지스터 (FinFET 등)
- 130 nm 공정, 65 nm 공정, 45 nm 공정
- ITRS (International Technology Roadmap for Semiconductors)
- 포토리소그래피(Photolithography)
- 반도체 제조 장비(예: 스테퍼, 에칭기)
※ 본 내용은 공개된 산업 보고서와 주요 반도체 기업의 기술 발표 자료를 기반으로 작성되었으며, 구체적인 제조 공정 파라미터는 기업별 영업 비밀에 해당할 수 있어 상세히 공개되지 않는다.