정의
5 nm 공정이란 반도체 제조 과정에서 트랜지스터의 미세화 수준을 나타내는 기술 노드의 하나로, 약 5 나노미터(nm) 수준의 게이트 피치(gate pitch) 또는 채널 길이를 기준으로 반도체 소자를 제작하는 공정 기술을 의미한다. 이는 고성능, 저전력 동작이 가능한 첨단 반도체 칩 생산에 사용되는 극자외선 리소그래피(EUV) 등 정교한 나노기술 기반의 제조 프로세스를 포함한다.
개요
5 nm 공정은 2020년대 초반부터 삼성전자, TSMC(Taiwan Semiconductor Manufacturing Company), 인텔 등 주요 반도체 파운드리 기업들이 상용화를 시작한 첨단 제조 기술이다. 이 공정은 기존의 7 nm, 10 nm 등 비교적 두꺼운 공정보다 더 높은 트랜지스터 집적도를 가능하게 하며, 전력 효율성과 성능을 동시에 향상시킨다. 예를 들어, TSMC는 애플의 A14 Bionic 및 M1 칩에 5 nm 공정을 적용하였으며, 삼성전자는 엑시노스 2100과 일부 기기용 AP에 5 nm 기반 공정(예: 5LPE)을 사용하였다.
이 공정은 고전도 금속 게이트(HKMG), 핀형 트랜지스터(FinFET), 그리고 극자외선(EUV) 리소그래피 기술을 활용하여 나노미터 단위의 정밀한 패터닝을 구현한다. 이는 모바일 기기, 고성능 컴퓨팅(HPC), AI 칩 등 다양한 분야의 성능 향상에 기여하고 있다.
어원/유래
"5 nm 공정"이라는 명칭은 반도체 제조 기술 발전 과정에서 사용되는 기술 노드(naming node)의 명명 체계에서 유래하였다. 초기에는 트랜지스터의 게이트 길이나 최소 특성 길이를 직접적으로 의미했지만, 20세기 후반 이후로는 실제 물리적 치수보다는 마케팅 및 기술 세대 구분의 용도로 활용되는 경향이 강해졌다. 따라서 "5 nm"라고 명명되더라도 실제로 모든 구조가 정확히 5 nm인 것은 아니며, 대체로 전체 공정 기술의 미세화 정도를 상징적으로 나타낸다. 이 명칭은 반도체 산업 협의체인 국제반도체기술로드맵(ITRS)의 기술 노드 진화를 따르는 것으로, 이후 3 nm, 2 nm 등으로 이어진다.
특징
- 고집적도: 동일한 다이 사이즈에서 더 많은 트랜지스터를 집적할 수 있어, 칩 성능과 기능성을 향상시킨다.
- 저전력 동작: 미세화로 인해 구동 전압을 낮출 수 있으며, 누설 전류를 최소화하여 에너지 효율성이 개선된다.
- EUV 리소그래피 활용: 복잡한 나노패터닝을 위해 극자외선(EUV) 장비를 사용하여 공정 단계를 줄이고 정확도를 높인다.
- FinFET 구조 채택: 대부분의 5 nm 공정은 3D 구조의 FinFET 트랜지스터를 사용하나, 일부 최신 파생 공정(예: TSMC의 N4)에서는 구조 최적화를 진행 중이다.
- 기술적 복잡성과 생산 비용 증가: 나노미터 수준의 정밀 공정은 제조 장비와 공정 제어가 매우 정교해야 하며, 이에 따라 투자 비용이 급증한다.
관련 항목
- 반도체 제조 공정
- 나노기술
- 극자외선 리소그래피(EUV)
- FinFET (Fin Field-Effect Transistor)
- TSMC N5 공정
- 삼성 5LPE 공정
- 기술 노드
- 3 nm 공정
- 반도체 마이크로 아키텍처
- ITRS (International Technology Roadmap for Semiconductors)