플로팅 게이트 MOSFET(Floating‑Gate MOSFET)은 전하를 절연된(플로팅) 게이트(정전용량에 의해 전기적으로 연결된)에 저장함으로써 비휘발성 메모리 소자를 구현하는 MOSFET(금속‑산화물‑반도체 전계효과 트랜지스터) 유형이다. 주로 플래시 메모리, EEPROM, 그리고 일부 아날로그 회로에 사용된다.
개요
플로팅 게이트 MOSFET은 전통적인 MOSFET 구조에 절연된 게이트(플로팅 게이트)가 추가된 형태이다. 플로팅 게이트는 산화물 층(보통 SiO₂)으로 주변 전극(제어 게이트, 채널)과 전기적으로 격리되어 있어, 전자를 가두어 두면 외부 회로와의 직접적인 전류 흐름이 일어나지 않는다. 저장된 전하량에 따라 채널의 임계 전압(Threshold Voltage, Vth)이 변하므로, 논리 “0”·“1” 또는 아날로그 값으로 정보를 표현할 수 있다.
구조
- 채널 : p‑형 또는 n‑형 실리콘 기판 위에 형성된 전도 경로.
- 게이트 산화막 : 얇은 SiO₂(또는 고‑κ 유전체) 층으로, 플로팅 게이트와 채널을 절연한다.
- 플로팅 게이트 : 폴리실리콘 혹은 금속으로 된 얇은 층으로, 게이트 산화막 위에 위치하고 주변 전극과 전기적으로 격리된다.
- 제어 게이트 : 플로팅 게이트 위에 별도로 형성된 전극으로, 전하를 주입하거나 제거할 전압을 인가한다.
- 터널 산화막 : 플로팅 게이트와 제어 게이트 사이에 존재하며, 전자가 터널링(양자 터널링)할 수 있도록 매우 얇게 설계된다.
동작 원리
- 프로그래밍(쓰기) : 제어 게이트에 높은 전압을 가하면 전자가 터널 산화막을 통해 플로팅 게이트에 주입된다(전하 주입). 플로팅 게이트에 전하가 축적되면 채널의 Vth가 증가한다.
- 소거(삭제) : 반대 전압을 인가하면 전자가 플로팅 게이트에서 다시 터널링을 통해 배출된다. Vth가 감소한다.
- 읽기 : 프로그램된 전압 이하의 게이트 전압을 가해 채널이 전도되는지 여부로 저장된 상태를 판별한다. 이때 전압은 플로팅 게이트의 전하를 변하게 하지 않는 수준으로 제한된다.
제조 기술
플로팅 게이트 MOSFET은 표준 CMOS 공정에 추가적인 절연층과 플로팅 게이트 형성 단계가 포함된다. 주요 공정 단계는 다음과 같다.
- 산화막 성장 – 고품질 SiO₂ 혹은 고‑κ 유전체 형성.
- 플로팅 게이트 증착 및 패터닝 – 폴리실리콘 또는 금속(예: 텅스텐) 증착 후 식각.
- 터널 산화막 형성 – 매우 얇은 (∼10 nm) SiO₂ 층을 열산화 혹은 ALD(원자층증착) 방식으로 성장.
- 제어 게이트 증착 – 폴리실리콘 또는 금속을 사용해 제어 게이트 형성.
응용 분야
- 플래시 메모리 : NAND, NOR 타입 비휘발성 메모리 셀에 기본 소자로 사용.
- EEPROM : 전기적으로 지우고 다시 쓸 수 있는 비휘발성 메모리.
- 아날로그/디지털 회로 : 전하량을 연속적인 변수로 활용하는 아날로그 저장소 또는 프로그램 가능한 논리 소자.
- 센서 : 전하 저장 특성을 이용한 전하-감응형 센서(예: 방사선 검출) 등에 제한적으로 적용.
장점·한계
| 장점 | 한계 |
|---|---|
| 비휘발성(전원이 차단돼도 데이터 유지) | 프로그램·소거 시 높은 전압 필요(전력 소모) |
| 높은 집적도(NAND 플래시) | 쓰기/지우기 사이클 제한(수십만~수백만 회) |
| 온-칩 프로그램 가능 | 온도·전압 변동에 민감한 Vth 변동 |
| 저전력 읽기 동작 | 제조 공정 복잡성 증가 |
역사·발전
플로팅 게이트 MOSFET의 개념은 1960년대 초반에 제안되었으며, 1970년대에 최초 상용 EEPROM에 적용되었다. 1980년대 후반부터는 플래시 메모리(특히 NAND 플래시)에서 핵심 소자로 채택되면서 대용량 비휘발성 저장 장치의 기반 기술로 확립되었다. 이후 트랜지스터 스케일이 미세화됨에 따라 터널 산화막 두께와 플로팅 게이트 재료에 대한 연구가 지속되고 있다.
관련 기술
- Charge‑Trap Flash (CT‑F) / SONOS : 플로팅 게이트 대신 전하 트랩 층을 사용해 동일한 기능을 구현.
- Multi‑Level Cell (MLC) : 하나의 플로팅 게이트에 여러 전하 레벨을 저장해 2비트 이상 정보를 표현.
- 3‑D NAND : 수직 적층 구조에서 플로팅 게이트 MOSFET을 배열하여 저장 용량을 확대.
참고문헌
- S. M. Sze, Semiconductor Devices: Physics and Technology, 3rd ed., Wiley, 2012.
- K. N. Tu, Flash Memory: From MOSFET to Tape‑out, Springer, 2020.
- J. A. del Alamo, “Floating‑Gate MOSFETs for Non‑volatile Memory,” IEEE Transactions on Electron Devices, vol. 35, no. 12, 1988.
본 기사 내용은 2026년 현재 공개된 학술·산업 자료를 기반으로 작성되었으며, 최신 연구 동향에 따라 일부 정보가 업데이트될 수 있다.