집적 회로(集積回路, Integrated Circuit, IC)는 반도체 기판 위에 트랜지스터, 저항, 커패시터, 다이오드 등 수많은 전자 부품과 이들의 상호 연결 배선을 미세 가공 기술로 하나의 칩(Chip) 위에 집적하여 회로 기능을 구현한 소자이다.
1. 정의 및 개념 집적 회로는 개별 소자(Discrete Component)를 기판 위에 납땜하여 연결하던 종래의 방식에서 벗어나, 실리콘(Si) 등의 반도체 웨이퍼 위에 포토리소그래피(Photolithography), 에칭(Etching), 이온 주입(Ion Implantation) 등의 공정을 통해 미세한 패턴을 형성함으로써 다수의 소자를 동시에 제조하고 전기적으로 연결한 것이다. 이로 인해 전자 기기의 소형화, 경량화, 저전력화, 고신뢰성, 대량 생산에 의한 원가 절감이 가능해졌다.
2. 발전 역사
- 1958년: 잭 킬비(Jack Kilby, 텍사스 인스트루먼트)가 게르마늄 기판 위에 최초의 하이브리드 집적 회로를 시연함.
- 1959년: 로버트 노이스(Robert Noyce, 페어차일드 세미컨덕터)가 실리콘 기판 기반의 평면 공정(Planar Process)을 이용한 모놀리식(Monolithic) 집적 회로 특허를 출원함. 이는 현대 IC 제조 기술의 근간이 됨.
- 1960년대: 소규모 집적(SSI, Small Scale Integration, 수십 개 소자), 중규모 집적(MSI, Medium Scale Integration, 수백 개 소자) 단계 진입.
- 1970년대: 대규모 집적(LSI, Large Scale Integration, 수천~수만 개 소자) 발전, 마이크로프로세서 등장.
- 1980년대 이후: 초고밀도 집적(VLSI, Very Large Scale Integration, 수십만~수억 개 소자), 초고밀도 집적(ULSI, Ultra Large Scale Integration, 수억 개 이상) 단계로 발전하며 현재 나노미터 단위 공정(예: 3nm, 5nm) 적용 중.
3. 집적도 분류 (일반적 기준)
- SSI (소규모 집적): ~100개 소자 (게이트, 플립플롭 등)
- MSI (중규모 집적): 100~1,000개 소자 (카운터, 레지스터, MUX 등)
- LSI (대규모 집적): 1,000~100,000개 소자 (메모리, 초기 마이크로프로세서)
- VLSI (초대규모 집적): 100,000~10,000,000개 소자 (고성능 프로세서, 대용량 메모리)
- ULSI (초초대규모 집적): 10,000,000개 이상 소자 (현대 CPU, GPU, SoC 등)
4. 기능별 분류
- 아날로그 IC: 연속적인 신호 처리 (연산 증폭기, 전압 레귤레이터, 데이터 컨버터 ADC/DAC, RF IC 등)
- 디지털 IC: 이산적인 신호(0, 1) 처리 (로직 게이트, 메모리, 마이크로프로세서, FPGA, ASIC 등)
- 혼성 신호 IC (Mixed-signal IC): 아날로그 및 디지털 회로 통합 (시스템 온 칩 SoC, 통신용 트랜시버 등)
5. 주요 제조 공정 웨이퍼 제조 → 산화(Oxidation) → 포토리소그래피(Photolithography: 노광, 현상) → 에칭(Etching) → 이온 주입(Ion Implantation) / 확산(Diffusion) → 박막 증착(Deposition: CVD, PVD) → 금속 배선(Metallization) → 평탄화(CMP) → 테스트(Test) → 조립/패키징(Assembly/Packaging) 순으로 진행된다. 현재는 극자외선(EUV) 노광 장비 등이 미세 패턴 형성에 핵심적으로 사용된다.
6. 패키징 기술 제조된 칩을 외부 회로와 연결하고 물리적, 열적으로 보호하기 위한 과정이다. 리드 프레임 기반의 DIP, SOP, QFP, BGA(Ball Grid Array) 와 웨이퍼 레벨 패키징(WLP), 3D 패키징(TSV 이용), 칩렛(Chiplet) 기반 이종 통합(Heterogeneous Integration) 기술 등으로 발전 중이다.
7. 산업적 의의 집적 회로는 컴퓨터, 스마트폰, 가전제품, 자동차, 통신 인프라, 국방, 의료 기기 등 현대 사회의 모든 전자 시스템의 핵심 부품이다. 설계(Fabless), 제조(Foundry), 패키징/테스트(OSAT)로 분업화된 글로벌 반도체 산업 생태계의 기반 기술이다.
8. 향후 동향 무어의 법칙(Moore's Law) 지속을 위한 트랜지스터 구조 혁신(FinFET → GAA/Nanosheet → CFET), 3D 적층 기술, 새로운 소재(고유전율/저유전율 물질, 2D 소재 등) 연구, 인공지능(AI) 가속기 전용 아키텍처 개발, 저전력/고성능 이종 통합 패키징 기술 고도화 등이 주요 연구 과제이다.
