정의
조합 논리(Combinational Logic)는 전자공학 및 컴퓨터공학 분야에서, 출력이 현재 입력의 조합에만 의존하고 과거 입력 값이나 내부 상태에 의존하지 않는 논리 회로를 의미한다. 이러한 회로는 시계 신호(클럭)와 같은 타이밍 요소 없이 즉시 입력에 대한 출력을 생성한다.
주요 특징
- 입력‑출력 의존성: 출력은 오직 현재 입력 신호들의 논리식에 의해 결정된다.
- 기억 기능 부재: 플립플롭이나 래치와 같은 저장소소자를 포함하지 않으며, 내부 상태를 유지하지 않는다.
- 동작 지연: 입력이 변하면 출력이 변하기까지의 전파 지연(time delay)이 존재한다.
대표적인 조합 논리 소자
- 기본 논리게이트: AND, OR, NOT, NAND, NOR, XOR, XNOR 등.
- 다중 입력/다중 출력 회로: 멀티플렉서(MUX), 디멀티플렉서(DEMUX), 인코더, 디코더, 가산기(전가산기, 전가산기 등), 비교기, 캐리 룩어헤드 어드더(CLA) 등.
설계 방법
- 진리표 작성: 원하는 동작을 입력과 출력의 조합으로 정리한다.
- 불 대수식 도출: 진리표를 기반으로 최소화된 불 대수식(예: 카노 맵, 퀸 모스 알고리즘)을 만든다.
- 게이트 레벨 구현: 도출된 논리식을 기본 게이트로 구현하거나, 복합 게이트(예: NAND‑Only, NOR‑Only)로 변환한다.
- 시뮬레이션 및 검증: HDL(Verilog, VHDL) 혹은 회로 시뮬레이터를 이용해 기능 검증을 수행한다.
조합 논리와 순차 논리의 구분
- 조합 논리: 출력 = f(입력)
- 순차 논리: 출력 = f(입력, 현재 상태) → 클럭에 의해 상태가 변함
응용 분야
- 연산 장치(ALU) 내의 연산 회로
- 데이터 경로 제어 회로(멀티플렉서, 디코더 등)
- 디지털 신호 처리(필터 설계 등)
- 임베디드 시스템의 인터페이스 회로
참고
조합 논리는 디지털 설계의 기본적인 구성 요소이며, 복잡한 시스템을 설계할 때 순차 논리와 함께 사용되어 전체적인 동작을 구현한다.
