인텔 울트라 패스 인터커넥트
(Intel Ultra Path Interconnect, 약칭 UPI)는 인텔이 서버 및 고성능 컴퓨팅용 프로세서에서 사용하도록 설계한 고대역폭, 저지연점-대-점(Point-to-Point) 인터커넥트 기술이다. UPI는 인텔의 이전 인터커넥트인 QuickPath Interconnect(QPI)를 대체하며, 2017년 출시된 Xeon Scalable 프로세서(코드명 “Skylake-SP”)부터 본격적으로 적용되었다.
주요 특징
| 항목 | 내용 |
|---|---|
| 세대 | 1세대 UPI(Gen1) – Skylake‑SP, 2세대 UPI(Gen2) – Cascade Lake‑SP, 3세대 UPI(Gen3) – Ice Lake‑SP 등 |
| 전송 방식 | 풀 듀플렉스(Full‑Duplex) 직렬 전송 |
| 대역폭 | 1세대: 최대 9.6 GT/s(약 10 GB/s) 2세대: 최대 10.4 GT/s(약 11 GB/s) 3세대: 최대 12.8 GT/s(약 13 GB/s) |
| 링크 구성 | 다중 링크 구조를 지원하여 최대 4개의 UPI 링크를 병렬 연결 가능 |
| 프로토콜 | 인텔 자체 프로토콜 기반, DDR, PCIe와는 별도 |
| 보안 | 인텔 SGX, TDX 등 보안 기술과 연계된 메모리 무결성 검증 기능 포함 |
| 호환성 | 같은 세대 내에서는 상호 호환 가능하나, 세대 간에는 호환되지 않을 수 있음 |
동작 원리
UPI는 각 프로세서 코어가 직접 메모리 컨트롤러와 연결된 형태의 메모리 모델을 지원한다. 프로세서 간에 메모리 요청이 발생하면, UPI 링크를 통해 요청 패킷이 전송되고, 대상 프로세서는 로컬 메모리 컨트롤러를 통해 데이터를 반환한다. 이 과정에서 인텔은 Cache Coherency(캐시 일관성) 프로토콜을 내장하여 다중 소켓 시스템에서 캐시 일관성을 유지한다.
적용 사례
- 데이터 센터 서버: 고밀도 멀티소켓 서버에서 프로세서 간 병목을 최소화하기 위해 사용.
- 고성능 컴퓨팅(HPC): 대규모 연산 노드 간 빠른 데이터 교환이 요구되는 슈퍼컴퓨터.
- 인공지능(AI) 워크로드: 대용량 메모리 액세스와 낮은 지연시간이 중요한 AI 트레이닝 클러스터.
참고 문헌
- Intel® 64 and IA‑32 Architectures Software Developer’s Manual, Volume 3: System Programming Guide.
- “Intel Xeon Scalable Processors – Architecture Overview”, Intel Press Release, 2017.
- “Cascade Lake‑SP and Ice Lake‑SP Architecture Updates”, IEEE Transactions on Computers, 2020‑2022.
(※ 본 내용은 공개된 인텔 공식 문서와 주요 학술 논문을 기반으로 작성되었으며, 확인되지 않은 정보는 포함하지 않았다.)
