위상 검출기(Phase Detector, PD) 또는 위상 비교기(Phase Comparator)는 두 개의 입력 신호 간의 위상 차이(Δθ)에 비례하는 신호를 출력하는 전자 소자 또는 회로이다. 위상동기회로(PLL, Phase-Locked Loop)의 핵심 구성 요소로 널리 사용되며, 주파수 합성기, 클록 복구 회로, 디지털 통신 시스템, 모터 제어, 레이더 및 서보 기구 등 다양한 분야에서 활용된다.
작동 원리
수학적으로 위상 검출기는 두 입력 신호의 곱을 통해 구현된다. 두 사인파 신호 sin(α)와 cos(β)가 입력될 때, 삼각 함수 항등식에 의해 출력에 sin(α-β) 항(위상 차이에 비례)과 sin(α+β) 항(고주파 성분)이 함께 생성된다. 이 중 고주파 성분은 저역 통과 필터(LPF)를 통해 제거하고, 위상 차이에 해당하는 성분만을 추출한다.
유형 분류
위상 검출기는 크게 다음 두 가지 유형으로 분류된다.
-
유형 I (Type I) 검출기: 아날로그 신호 또는 방형파 디지털 신호에 의해 구동되며, 차이 주파수에서 출력 펄스를 생성한다. 출력은 항상 파형을 생성하므로 VCO(전압 제어 발진기) 제어를 위해 필터링이 필요하다. 대표적으로 아날로그 곱셈기(길버트 셀), 이중 평형 혼합기(DBM), XOR 논리 게이트 방식이 있다. 아날로그 믹서 방식은 위상 잡음 성능이 우수하고 회로가 단순하다는 장점이 있다.
-
유형 II (Type II) 검출기: 입력 신호와 기준 신호의 에지(edge) 상대적 타이밍에만 민감하며, 두 신호가 동일한 주파수일 때 위상 차이에 비례하는 일정한 출력을 생성한다. 출력 리플이 적어 필터 요구 조건이 완화된다. 대표적으로 위상 주파수 검출기(PFD, Phase Frequency Detector)가 있으며, 플립플롭과 논리 게이트로 구성된다.
위상 주파수 검출기(PFD)
PFD는 위상 차이뿐만 아니라 주파수 차이도 검출할 수 있어, PLL이 입력 신호의 고조파에 잘못 동기화되는 거짓 잠금(false lock) 조건을 방지한다. 1970년대 RCA CD4046 및 모토로라 MC4344 IC에 도입된 4개의 플립플롭 방식이 초기 구현 예이며, 이후 2개의 플립플롭만 사용하는 3-상태(3-state) PFD가 등장하여 데드 존(dead zone) 문제를 개선하였다.
구현 방식
- 아날로그형: DBM(Doubly Balanced Mixer)을 사용하며, 쇼트키 다이오드 기반 이중 평형 믹서가 대표적이다.
- 디지털형: XOR 게이트, 플립플롭, 차지 펌프(charge pump), 샘플 앤 홀드(sample and hold) 회로 등으로 구현된다.
응용 분야
- 위상동기회로(PLL)의 핵심 구성 요소
- 주파수 합성기(frequency synthesizer)
- 클록 복구(clock recovery) 회로
- 반송파 복구(carrier recovery)
- 복조기(demodulator)
- 모터 제어 및 서보 기구
- 레이더 신호 처리
광학 분야에서의 위상 검출
광학(optical) 영역에서 위상 검출기는 간섭계(interferometer)로 알려져 있으며, 두 광 신호 간의 위상 차이를 측정하는 데 사용된다. 비선형 결정에서 교차 상관(cross-correlation)을 통해 광 펄스 간의 지연을 측정하거나, 광 펄스의 엔벨로프와 캐리어 간 위상을 측정하는 데에도 활용된다.
