정의
얕은 트렌치 격리(Shallow Trench Isolation, STI)는 반도체 제조 공정에서 트랜지스터 소자 간의 전기적 절연을 위해 기판 표면에 얕은 홈(트렌치)을 형성하고, 그 홈을 절연막(주로 실리콘 산화물)으로 채워 만든 구조를 의미한다.
개요
STI는 고밀도 집적 회로(IC)에서 소자 간 간격을 최소화하면서도 누설 전류를 억제하고 전기적 특성을 안정시키기 위해 도입된 기술이다. 전통적인 LOCOS(Local Oxidation of Silicon) 방식에 비해 플래너리 배치를 유지하기 쉽고, 단계적 형성 공정이 비교적 간단하여 0.35 µm 이하 공정에서 표준 절연 방식으로 채택되고 있다.
어원/유래
‘Shallow Trench Isolation’이라는 영문 용어를 한국어로 직역한 것이 ‘얕은 트렌치 격리’이며, ‘트렌치(trench)’는 홈을 의미한다. ‘격리(isolation)’는 전기적 절연을 뜻한다. 이 용어는 1990년대 초반 CMOS 공정의 고밀도화와 함께 학술 논문 및 반도체 기술 문서에 등장하였다.
특징
| 구분 | 내용 |
|---|---|
| 구조 | 실리콘 기판 위에 깊이 0.1 ~ 0.5 µm, 폭 0.2 ~ 1 µm 수준의 얕은 트렌치를 식각한 뒤, 고품질 열산화물(SiO₂) 또는 질화물(N₂O)로 채워서 평탄화한다. |
| 공정 단계 | 1) 트렌치 식각 2) 절연막 삽입(산화·질화) 3) 화학적 기계적 연마(CMP)로 평탄화 4) 이후 장치 형성 공정 진행 |
| 장점 | - 소자 간 간격 감소로 면적 효율 향상 - LOCOS 대비 스트레스 및 고전압 돌출(‘bird’s beak’) 현상 감소 - 평탄한 표면으로 후속 공정(게이트 산화물, 금속 배선) 품질 향상 |
| 단점 | - 트렌치 식각 및 CMP 공정이 복잡하고 비용이 증가할 수 있다. - 매우 얕은 트렌치에서는 절연막 균일성 확보가 어려울 수 있다. |
| 응용 분야 | 고속 CMOS 디지털 회로, RF 회로, 이미지 센서, 파워 MOSFET 등 다양한 마이크로 전자 소자에 사용된다. |
관련 항목
- LOCOS (Local Oxidation of Silicon)
- CMP (Chemical Mechanical Planarization)
- MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)
- 고-K 유전체 절연(High‑k dielectric isolation)
- 반도체 공정 기술( Semiconductor fabrication technology)