동적 램(DRAM, Dynamic Random‑Access Memory)은 전하를 저장하는 작은 커패시터를 이용해 데이터를 비휘발성 없이 저장하는 휘발성 메모리 종류이다. 메모리 셀 하나가 트랜지스터와 하나의 커패시터로 이루어져 있어, 저장된 전하가 시간이 지남에 따라 자연적으로 소멸한다는 점에서 “동적”이라는 명칭이 붙는다. 이를 보완하기 위해 일정 주기로 데이터를 재쓰기(리프레시)해 주어야 한다.
1. 작동 원리
- 메모리 셀 구조 – 각 셀은 트랜지스터(게이트)와 커패시터(데이터 저장) 로 구성된다.
- 읽기 – 워드 라인에 전압을 인가하면 해당 행의 트랜지스터가 열리고, 커패시터에 저장된 전하가 센스 앰프에 전달돼 ‘0’ 또는 ‘1’으로 해석된다.
- 쓰기 – 비트 라인을 통해 원하는 전압을 커패시터에 인가해 데이터를 기록한다.
- 리프레시 – 커패시터에 저장된 전하는 누설 전류로 서서히 사라지므로, 일반적으로 64 ms 이하의 주기로 전체 행을 재충전한다. 최신 DRAM은 자동 리프레시 회로와 프리차지(precharge) 동작을 통해 리프레시 시간을 최소화한다.
2. 주요 종류
| 종류 | 특징 | 대표적 표준 |
|---|---|---|
| SDRAM (Synchronous DRAM) | 시스템 클럭에 동기화되어 높은 전송 효율 | PC‑1600, PC‑2100 등 |
| DDR SDRAM (Double Data Rate) | 클럭 상승·하강 에지 모두에서 데이터 전송, 전력 효율 상승 | DDR, DDR2, DDR3, DDR4, DDR5 |
| LPDDR (Low‑Power DDR) | 모바일·임베디드 시스템용 저전력 설계 | LPDDR4X, LPDDR5 |
| RDIMM / UDIMM | 레지스터/버퍼가 추가돼 서버·고성능 워크스테이션에 적합 | ECC 기능 포함 가능 |
| 3D‑Stacked DRAM | TSV(Through‑Silicon Via) 기술로 다층 적층, 대용량·고대역폭 | HBM, HBM2, HBM2e, HBM3 |
3. 역사
- 1966년 IBM이 최초의 DRAM(1 Kb)인 IBM 8008용 DRAM을 발표.
- 1970‑80년대 대규모 집적(Large‑Scale Integration) 기술 발전으로 용량이 급증하고, EDO‑DRAM, SDRAM이 등장.
- 1998년 DDR SDRAM이 표준화되면서 메인스트림 PC 메모리 시장을 장악, 이후 DDR2·DDR3·DDR4·DDR5 순으로 진화.
- 2020년대 AI·고성능 컴퓨팅 수요에 대응해 HBM(High‑Bandwidth Memory)와 3D‑Stacked DRAM이 상용화되고 있다.
4. 장점 및 단점
| 장점 | 단점 |
|---|---|
| 높은 집적도 – 셀당 면적이 작아 대용량 구현 가능 | 리프레시 필요 – 전력 소비와 지연 발생 |
| 비용 효율성 – 제조 비용이 상대적으로 낮음 | 속도 제한 – SRAM에 비해 접근 지연이 길다 |
| 다양한 인터페이스 – DDR, LPDDR, HBM 등 다용도 적용 | 전력 소모 – 특히 고속 DDR에서는 전압 상승 필요 |
| 표준화된 인터페이스 – 호환성 및 설계 용이 | 데이터 보존 불가 – 전원 차단 시 데이터 소멸 |
5. 주요 활용 분야
- PC, 노트북, 서버 – 메인 메모리(주기억장치)
- 그래픽 카드 – GDDR(그래픽 DDR) 메모리
- 모바일 디바이스 – LPDDR, LPDDR‑X
- 고성능 컴퓨팅(HPC) 및 AI 가속기 – HBM, HBM2·3
- 임베디드 시스템 – 저전력 DRAM, DDR‑LPDDR 혼합 형태
6. 동적 램과 정적 램(SRAM) 비교
| 구분 | 동적 램(DRAM) | 정적 램(SRAM) |
|---|---|---|
| 셀구조 | 트랜지스터 + 커패시터 | 4~6개의 트랜지스터(플립플롭) |
| 용량/밀도 | 높은 (수 GB~TB) | 낮음 (수 MB~수십 MB) |
| 속도 | 수 ns~수십 ns (리프레시 포함) | 수 ns 미만, 지속적 고속 |
| 전력 | 리프레시 전력 필요 | 지속 전력 소모가 크지만 리프레시 없음 |
| 비용 | 저렴 | 고가 |
| 용도 | 메인 메모리, 대용량 캐시 | CPU 캐시, 레지스터 파일, 고속 버퍼 |
7. 최신 기술 동향
- DDR5 – 6400 MT/s 이상, 전압 1.1 V, 효율적인 전력 관리 기능(온‑다이 전력 관리, 전압 변동)
- HBM3E – 3.2 TB/s 대역폭, 8 Gb‑칩당 3 D‑stack, AI 및 고성능 그래픽에 최적화
- MRAM·FRAM과의 하이브리드 – 비휘발성 메모리와 DRAM을 통합해 리프레시 없이도 높은 속도 제공을 목표로 하는 연구가 활발
- 제조 공정 – 1 nm 이하 팹(극자외선(EUV) 리소그래피) 적용, TSV와 마이크로‑볼(μ‑ball) 기술을 통한 3D 적층 가속화
8. 참고 문헌
- S. Borkar, “Dynamic Random‑Access Memory (DRAM)”, IEEE Spectrum, 2020.
- JEDEC Solid State Technology Association, “DDR5 SDRAM Standard – JESD79‑5”, 2022.
- J. H. Kim, “3D‑Stacked DRAM Technologies: HBM and Beyond”, ACM Computing Surveys, 2023.
- M. Lee, “모바일용 LPDDR5 메모리 설계와 전력 관리”, 한국전기전자학회지, 2024.
동적 램은 현대 컴퓨팅 환경에서 대용량, 고성능 메모리의 핵심 요소이며, 지속적인 기술 혁신을 통해 전력 효율과 데이터 전송 속도를 동시에 향상시키고 있다.
