논리 레벨(logic level)은 디지털 회로에서 디지털 신호가 가질 수 있는 유한한 수의 상태 중 하나를 의미한다. 일반적으로 신호와 접지(ground) 사이의 전압 차이로 표현되며, 각 상태를 나타내는 전압 레벨의 범위는 사용되는 로직 패밀리(logic family)에 따라 달라진다.
2진 논리 레벨
가장 기본적인 형태의 논리 레벨은 2진 논리(binary logic)로, 두 가지 상태를 가진다.
- 논리 하이(Logic High, H): 이진수 1에 대응하며, 일반적으로 더 높은 전압 레벨로 표현된다.
- 논리 로우(Logic Low, L): 이진수 0에 대응하며, 일반적으로 더 낮은 전압 레벨(접지에 가까운 전압)로 표현된다.
정논리와 부논리
논리값과 전압 레벨의 대응 관계는 임의로 정할 수 있다.
- 정논리(Positive Logic): 높은 전압(High)을 논리 1(True)에, 낮은 전압(Low)을 논리 0(False)에 대응시킨다. 가장 일반적인 방식이다.
- 부논리(Negative Logic): 높은 전압(High)을 논리 0(False)에, 낮은 전압(Low)을 논리 1(True)에 대응시킨다.
주요 로직 패밀리별 전압 레벨
로직 패밀리마다 논리 하이와 로우를 판별하는 전압 임계값이 표준화되어 있다.
-
TTL(Transistor-Transistor Logic): 5V 전원을 기준으로 한다.
- VIH(입력 High 인식 최소 전압): 2.0V
- VIL(입력 Low 인식 최대 전압): 0.8V
- VOH(출력 High 최소 전압): 2.4V
- VOL(출력 Low 최대 전압): 0.4V
- 0.8V ~ 2.0V 구간은 불확정 영역(undefined region)으로, 이 범위의 전압은 논리 0 또는 1로 보장되지 않는다.
-
CMOS(Complementary Metal-Oxide-Semiconductor): 공급 전압(VDD)에 따라 달라지며, 3.3V, 5V 등 다양한 규격이 존재한다.
- 일반적으로 Low: 0V ~ 1/3 VDD, High: 2/3 VDD ~ VDD 범위로 정의된다.
- 3.3V CMOS의 경우 VIH는 약 2.0V, VIL은 약 0.7V ~ 1.0V 수준이다.
추가 논리 상태
2진 논리 외에도 디지털 시스템에서는 다음과 같은 추가 상태가 사용된다.
- Z 상태(High-Impedance, 하이 임피던스): 출력이 회로에서 전기적으로 분리된 상태를 의미한다. 3상태 로직(three-state logic)에서 사용되며, 여러 장치가 하나의 버스 라인을 공유할 수 있게 한다.
- X 상태(Don't Care 또는 Unknown): 신호의 값이 중요하지 않거나 정의되지 않았음을 의미한다. 시뮬레이션이나 논리 합성에서 사용된다.
논리 레벨 변환
서로 다른 로직 패밀리(예: TTL과 CMOS) 간에는 전압 레벨이 다르므로 직접 연결할 경우 오동작이 발생할 수 있다. 이를 해결하기 위해 레벨 시프터(level shifter) 또는 로직 레벨 변환기(logic level converter)를 사용하여 한쪽의 논리 레벨을 다른 쪽에 맞게 변환한다. 예를 들어 5V TTL 출력을 3.3V CMOS 입력에 연결할 때는 전압 분배 또는 전용 레벨 시프터 IC가 사용된다.
노이즈 마진(Noise Margin)
노이즈 마진은 회로가 잡음에 대해 얼마나 여유가 있는지를 나타내는 지표이다. High 레벨 노이즈 마진(NMH)은 VOH - VIH로, Low 레벨 노이즈 마진(NML)은 VIL - VOL로 계산된다. 노이즈 마진이 클수록 외부 잡음에 강한 회로이다.
