공통 모드 제거비(Common‑Mode Rejection Ratio, CMRR)는 전자 회로, 특히 차동 증폭기에서 입력 신호의 공통 모드 성분을 얼마나 효과적으로 억제하는지를 나타내는 비율이다.
정의
CMRR은 차동 이득(입력 신호가 반대 위상일 때 증폭되는 이득)과 공통 모드 이득(입력 신호가 동일 위상일 때 증폭되는 이득)의 비율로 정의한다. 일반적으로 데시벨(dB) 단위로 표현한다.
$$ \text{CMRR (dB)} = 20 \log_{10}!\left(\frac{A_{\text{diff}}}{A_{\text{CM}}}\right) $$
- $A_{\text{diff}}$ : 차동 이득
- $A_{\text{CM}}$ : 공통 모드 이득
주요 특성
| 특성 | 설명 |
|---|---|
| 값이 클수록 | 공통 모드 신호에 대한 억제 능력이 우수함을 의미한다. 일반적인 고정밀 증폭기에서는 80 dB 이상, 정밀 계측 장비에서는 120 dB 이상이 요구될 수 있다. |
| 주파수 의존성 | CMRR은 주파수에 따라 변한다. 고주파에서는 회로의 레이아웃, 트랜스포머 결합, 캐패시턴스 등에 의해 감소할 수 있다. |
| 온도·공정 영향 | 반도체 공정 변동, 온도 변화 등에 따라 차동·공통 모드 이득이 동시에 변동하여 CMRR이 변할 수 있다. |
적용 분야
- 계측 증폭기: 미세 전압 차이를 정확히 측정하면서 배경 잡음을 최소화.
- 오디오 프리앰프: 전원 노이즈 및 전선 잡음을 억제.
- 통신 회로: 차동 전송 라인에서 공통 모드 전압으로 인한 오류 최소화.
- 센서 인터페이스: 스트레인 게이지, 압력 센서 등에서 외부 간섭을 감소.
설계 시 고려 사항
- 입력 매칭: 차동 입력 단자의 임피던스 매칭이 CMRR 유지에 기여한다.
- 레일 투 레일 동작: 전원 레일에 가까운 동작에서는 공통 모드 전압 범위가 확대돼 CMRR이 저하될 수 있다.
- 보드 레이아웃: 신호 라인과 전원 라인의 분리, 차폐, 접지 설계가 공통 모드 전압 유입을 방지한다.
- 보정 회로: 내부 트리머 또는 외부 캘리브레이션 회로를 이용해 온도·공정 변동에 따른 CMRR 변화를 보정한다.
한계점 및 주의점
- 무한대 CMRR은 이론적 한계이며 실제 회로에서는 최소한의 공통 모드 이득이 존재한다.
- 고주파 대역에서는 PCB 인덕턴스·캐패시턴스가 공통 모드 경로를 형성해 CMRR이 급격히 감소할 수 있다.
요약
공통 모드 제거비는 차동 회로가 공통 모드 잡음을 얼마나 억제하는지를 정량화한 지표이며, 전압 차이를 정확히 측정하거나 신호 무결성을 확보해야 하는 다양한 전자·통신 시스템에서 핵심 사양으로 활용된다.
